Передача данных в процессоре Z-80


Предыдущая | Следующая
Передача данных в процессоре Z-80
По окончании первого машинного цикла (состоящего из первых четырех тактов) выборки команды формируется следующий машинный цикл, состоящий из трех тактов в нашем примере (см. рис. 13.7), хотя вообще он состоит из четырех или пяти тактов.
Три такта выполняют операцию считывания, которая очень похожа на выборку кода операции, но теперь считываются данные, а не команда. Временная диаграмма показывает сходство и различие машинных циклов. При считывании команды и данных по фронту первого такта на шину адреса выдается адрес из регистра, содержащего адрес команды или данных. По спаду первого такта формируется L-уровень сигнала *MREQ. Одновременно на линии *RD также появляется разрешающий L-уровень. В это время по шине данных передаются команда или данные.
Основное различие между выборкой команды и считыванием данных проявляется, когда процессор стробирует биты с шины данных. На временной диаграмме состояние шины данных показано внизу. Прямая линия означает, что шина данных находится в запрещенном высокоимпедансном состоянии. Эта прямая линия превращается в блок, содержащий код операции при выборке команды, и в блок, содержащий данные при считывании данных. Блок имеет Н- и L-уровни, представляющие код операции или данные на восьми линиях D7 — DO.
При выборке кода операции биты команды стробируются в процессор по фронту третьего такта. При считывании из памяти данные стробируются в процессор по спаду этого такта.
Сразу после машинного цикла считывания данных следуют такты, которые могут сформировать машинный цикл записи данных. Как и операция считывания данных, операция записи данных обычно состоит из трех тактов, но их может быть и больше. Конечно, в операции записи данные направляются из процессора в память, но периоды синхронизации довольно похожи.
Управление тактами записи осуществляет сигнал Фаза-2. По фронту первого такта на'шину адреса выдаются 16 бит адреса точно так же, как при выборке кода операции и считывании данных. По спаду первого такта формируется L-уровень сигнала *MREO. На линии *RD сохраняется Н-уровеньг так как выполняется операция записи.
При наличии адреса и сигнала *MREQ ячейка памяти открывается и готова к восприятию данных от процессора. Тем временем процессор выводит данные на шину данных и они стабилизируются на шине. По спаду второго такта записи выводится L-уровень на линии записи *WR. Он стробирует данные с шины данных в микросхемы памяти, а именно — в адресованную ячейку.
Мы рассмотрели, как периоды синхронизации используются в однофазном процессоре для выборки команд, считывания данных и записи данных. Кварц начинает вибрировать на резонансной частоте при подаче напряжения. Синусоидальный сигнал преобразуется в прямоугольные импульсы, имеющие значение L-уровня О В и Н-уровня +5 В. Определенное число тактов образует машинный цикл выборки кода операции, цикл считывания данных и цикл записи данных.
Сигнал синхронизации выполняет и множество других функций. Он должен осуществлять считывание и запись в микросхемы ввода-вывода, регенерировать динамическое ЗУПВ, формировать композитный сигнал для дисплея, генерировать звуковые сигналы и т.д.

 

 Поиск и устранение неисправностей в персональных компьютерах