Использование программируемых интерфейсных адаптеров с 16-битовым процессором


Предыдущая | Следующая

Использование программируемых интерфейсных адаптеров с 16-битовым процессоромМикросхемы периферийного интерфейсного адаптера PIA, которые применяются с процессором 6800, можно прямо подключить к шине процессора 68000. Это синхронные микросхемы, которые подключаются к шине адреса и линиям управления. Без всяких трудностей PIA соединяются с внешними устройствами.PLA 6821 применяется с процессорами 6800 и 68000. Но процессор 6800 имеет 8-битовую шину данных, а процессор 68000 — 16-битовую шину. Как размеры шины данных влияют на подключение PIA?Вместо одной микросхемы PIA для процессора 6800 теперь приходится применять две микросхемы, которые включаются параллельно и подсоединяются к шине данных. Восемь контактов данных одного PIA подключаются к линиям D15 —D8, а второго — к линиям D7 —D0 (рис. 15.30). Процессор 68000 может одновременно передавать 16 бит, и два параллельно включенных PIA также передают 16 бит.Обычно PIA подключаются к процессору 68000 следующим образом. Они устанавливаются в памяти между адресами FEF800 и FEFFFF. Каждому PIA требуются четыре адреса:

Применение 8-битовых PIA с 16-битовой шиной данных. По каждому адресу можно выводить 8 бит данных. Для заполнения 16-битовой шины данных требуются два адреса.Процессор, обращаясь к ячейкам FEFF00 и FEFF01, может передать данные по 16-битовой шине данных в регистры PDRA или из них двух PIA. Процессор, обращаясь к ячейкам FEFF04 и FEFF05, может передать данные между собой и регистрами PDBR двух PLA. Для процессора два PIA выглядят как один большой PIA с 16-битовой шиной данных и 16-битовыми внутренними регистрами.Для выбора PIA применяются 23 бита А23 —А1 (рис. 15.31). Оба PIA включены параллельно. Линии адреса А1 и А2 подключаются к контактам RS0 и RS1 внутренних регистров обоих PIA. При выборе одного из регистров в одном PIA одновременно выбирается такой же регистр в другом PIA.В этом способе адресации линии выбора кристалла (*CS2r CS1 и CS0) обоих PLA также соединяются параллельно. Н-уровни на линиях A3, А4 и А5 выбирают PIA. Они подаются на дешифратор, который разрешает *CS2 при Н-уровне сигналов A3, А4 и А5. На вход CS1 подается сигнал с шины адреса, а сигнал CS0 подключен к линии VMA. Сигнал на линии R/*W определяет операцию считывания или записи, сигнал Е осуществляет синхронизацию PIA, а сигнал * RESET предусмотрен для сброса PIA.

Процессор 68000 необходимо известить о правильной адресации периферийной микросхемы L-уровнем сигнала *VPA. Этот сигнал формируется с привлечением строба адреса *AS и выхода многовхо-дового элемента НЕ-И.На выходе *AS L-уровень формируется в начале каждого цикла. Он служит разрешающим импульсом для формирования сигнала *VPA. L-уровень входит в кружок НЕ и становится Н-уровнем.На второй вход элемента, формирующего сигнал *VPA, подается выход многовходового элемента НЕ-ИГ на входы которого поданы 13 бит адреса. Когда все 13 бит адреса содержат правильную комбинацию Н- и L-уровней, элемент срабатывает и по входу *VPA процессор извещается об адресации PIA.

 

 Поиск и устранение неисправностей в персональных компьютерах