Контроль по паритету


Предыдущая | Следующая

Контроль по паритету
Как во всех компьютерах AT, в системе с процессором 486 предусматриваются дополнительные микросхемы памяти для контроля ошибок паритета. В первых компьютерах AT с процессорами 286 и 386 биты паритета для каждого адреса объединялись с байтами данных. При считывании данных на паритет контролировался весь адрес. Затем формировался контрольный бит паритета, который контролировал компьютер. Когда фиксировалась ошибка, предпринимались корректирующие действия.
В процессоре 386 контрольный бит проверялся после передачи данных, на что расходовалось некоторое время. В процессоре 486 реализован новый подход к контролю. Контрольный бит передается не после данных, а одновременно с данными. Когда данные на шине оказываются достоверными, сигналы паритета разрешают продолжение операции, что экономит время.
Помимо битов паритета DP3 — DP0, имеется выходной сигнал контроля паритета *РСНЕСК, сообщающий о наличии ошибки. Иногда на этом выходе появляются ложные сигналы ошибки, вызванные действиями других схем процессора 486. Следовательно, компьютер должен сам разобраться, какие сигналы являются правильными, а какие ложными. Для этого в компьютере предусматриваются специальные схемы.

 

 Поиск и устранение неисправностей в персональных компьютерах